Silicon Labs扩展了面向5G且完全集成参考时钟的Si539x抖动衰减器

网络设备供应商正在竞相开发能够处理5G无线流量的更高速、更高容量的设备。这种转变推动了对前传/回传、城域/核心以及数据中心应用中对更高性能时钟解决方案的需求。

Silicon Labs日前扩展了Si539x抖动衰减器系列产品,新器件具有完全集成的参考时钟、增强了系统可靠性和性能,同时简化了高速网络设计中的PCB布局布线。新型Si539x抖动衰减器设计旨在满足100/200/400/600/800G设计中苛刻的参考时钟要求,为最先进的以太网交换机SoC、PHY、FPGA和ASIC中56G PAM-4 SerDes所需的严格抖动要求提供超过40%的余量,同时也为新兴的112G SerDes设计提供符合未来需求的解决方案。

新型Si539x抖动衰减器集成了一个高度可靠的晶体,该晶体已在全温度范围内进行了全面测试,包括冲击、振动、温度循环和晶体老化。规格严谨的晶体和创新的器件结构降低了晶体对系统风扇引起的温度变化的敏感度,从而实现更加一致、可靠的操作。

Si539x器件的创新封装结构可隔离并保护晶体免受AE噪声影响,确保可靠的操作和一致的频率响应。通过使用带有集成参考时钟的抖动衰减器,开发人员可以将PCB占位面积减少35%以上,从而进一步简化了PCB布局布线。

Si539x器件可在多达12个差分时钟输出上产生100 Hz至1028 MHz频率的任意组合,无须常用的独立时钟发生器和时钟缓冲器。

Larry

作者:
Larry Feng

作者简介:

自1995年起,Larry在摩托罗拉半导体(后为飞思卡尔半导体)、亚德诺半导体(ADI)和易络盟电子(Element14)负责亚太区市场推广和在线销售。在为集成电路企业工作过的20多年间,撰写了大量的各类集成电路产品介绍和技术文章、行业分析等,为集成电路企业树立了良好的企业形象和品牌。

相关新闻

查看全部